Рассмотренные триггеры относятся к так называемым асинхронным триггерам. В асинхронных триггерах состояние на выходе изменяется в момент поступления сигналов  на информационные входы. В синхронных триггерах для передачи сигнала с информационных входов на выход  требуется специальный синхронизирующий импульс.

Синхронные триггеры подразделяются на триггеры со статическим управлением и  триггеры с динамическим управлением. В триггерах с динамическим управлением передача сигналов с  информационных входов на выходы осуществляется  либо по фронту синхронизирующего импульса, либо по спаду синхронизирующего импульса.

На рисунках 1.39,а,в приведены функциональные схемы синхронного RS-триггера с прямыми входами, а условное обозначение этих триггеров на принципиальных схемах показано на рисунке 1.39,б.

Рассмотрим функциональную схему синхронного RS-триггера, приведенную на рисунке 1.39а. При С=0  на входах R, S  асинхронного триггера на

элементах DD1. 1 и  DD1.2 действуют сигналы логического нуля (логический нуль является пассивным логическим уровнем для логических элементов 2ИЛИ-НЕ), поэтому при любых комбинациях сигналов на входах R, S синхронного RS-триггера состояние триггера не меняется. При С=1 рассмотренный синхронный RS-триггер работает точно так же, как рассмотренный чуть раньше асинхронный RS-триггер с прямыми входами. Рассмотренный только что синхронный RS-триггер относится к триггерам со статическим управлением.

На рисунках 1.40,а и 1.41,а приведены функциональные схемы синхронных RS-триггеров с динамическим управлением, а их условные обозначения на принципиальных схемах соответственно на рисунках 1.40,б и 1.41,б. Если в обозначении синхронного RS-триггера с динамическим управлением стрелочка на входе С направлена к триггеру, то передача сигналов с информационных входов на выходы происходит по фронту импульса, а если стрелочка направлена от обозначения триггера, то передача сигнала осуществляется по  спаду импульса.

Рассмотрим синхронный RS-триггер с динамическим управлением, схема которого приведена на рисунке 1.40,а. Проанализировав функциональную схему синхронного RS-триггера с динамическим управлением, убедимся в том, что состояние триггера не меняется как при изменении  сигналов  на входах  S и R  при С=0, так и при С=1, если триггер переключился по фронту синхронизирующего импульса. При C=0 на выходах элементов DD2.1, DD2.2 будут сигналы логической единицы, и состояние на выходе триггера изменяться не будет при любых изменениях сигналов на входах R и S. 

Установим на инверсном входе S уровень логического нуля, на инверсном входе R уровень логической единицы, и сигнал на входе С  изменим с логического нуля на логическую единицу. На выходе элемента DD2.1 появится сигнал логического нуля и триггер перейдет в единичное состояние, или состояние триггера не изменится, если он находился в единичном состоянии. Оставляя на входе С сигнал логической единицы, перевести триггер в нулевое состояние не удается.   Для перевода триггера в противоположное состояние обязательно необходимо подать синхронизирующий импульс.

 В синхронных  RS-триггерах со статическим управлением остается неоднозначность состояния на выходе триггера, если с входов  R, S одновременно убирать активные уровни сигналов. Для устранения неоднозначности в схему синхронного  RS-триггера добавляют логический элемент «НЕ». Получившийся триггер является D-триггером со статическим управлением. Функциональная схема этого триггера приведена на рисунке 1.42,а, а его условное обозначение на принципиальных схемах – на рисунке 1.42,б.

При С=0 состояние триггера изменяться не будет какой бы ни был сигнал на входе D, т.к. на выходах элементов DD2.1, DD2.2 будут сигналы логических нулей. При С=1 и D=1 на выходе элемента DD2.1 появится сигнал логического нуля, а на прямом выходе D-триггера – сигнал логической единицы. При С=1 и D=0 сигнал логического нуля появится на выходе элемента DD2.2, на инверсном выходе D-триггера установится логическая единица, а на прямом выходе –логический нуль.   Таким образом, D-триггер воспринимает информацию с входа D и передает ее на выход Q при C=1, и затем хранит ее сколько угодно долго (пока подключен источник питания) при С=0. Т.е. мы имеем ячейку памяти для хранения 1 бита информации.

На рисунке 1.43,а приведен еще один вариант схемы D-триггера со статическим управлением. Условное обозначение обоих этих триггеров одинаковое.

Временная диаграмма работы D-триггера со статическим управлением приведена на рисунке 1.44. Из диаграммы следует, что передача информации с входа D на выход Q осуществляется во время действия синхронизирующего импульса.  Счетный триггер из данного триггера путем соединения инверсного выхода с входом D получить нельзя.

Из D-триггера можно легко получить DV-триггер. Вместо логических элементов 2И-НЕ используют логические элементы 3И-НЕ и делают дополнительно вход разрешения V. Функциональная схема DV-триггера и его условное обозначение на принципиальных схемах показаны соответственно на рисунке 1. 45,а-б.

Широко используют D-триггеры с динамическим управлением. В них передача информации с информационных входов на выходы осуществляется либо по фронту синхронизирующего импульса, либо по спаду синхронизирующего импульса. Функциональная схема D-триггера с передачей информации с входа на выход триггера по фронту синхронизирующего импульса приведена на рисунке 1.46,а, а его условное обозначение на принципиальных схемах – на рисунке 1.46,б.

При С=0 на выходах элементов DD1.3, DD1.4 будут сигналы логических единиц и состояние на выходе триггера не изменится при любых изменениях сигнала на входе D. Установим на входе D сигнал логической единицы и изменим на входе С сигнал с логического нуля на единицу. Перед подачей на вход С сигнала логической единицы на выходе элемента DD1.2 логический нуль, а на верхнем входе элемента DD1.3  логическая единица. При появлении на входе С логической единицы на выходе элемента DD1.3 установится логический нуль, а на прямом выходе триггера – логическая единица. Сигнал логического нуля подается с выхода элемента DD1.3 на нижний вход элемент DD1.1 и на верхний вход элемента DD1.4. Оставляя на входе С логическую единицу, изменим сигнал на входе D с логической единицы на нуль. На выходе элемента DD1.2 установится логическая единица, а сигналы на выходах элементов DD1.1, DD1.3 не изменятся, следовательно, не изменится состояние на выходе триггера.

При D=0 изменим сигнал на входе С с логической единицы на нуль. На выходах элементов DD1.3, DD1.4 будут логические единицы, а на прямом выходе триггера останется сигнал логической единицы. Затем изменим сигнал на входе С с логического нуля на логическую единицу. На выходе DD1.4 установится логический нуль, на инверсном выходе триггера логическая единица, а прямом выходе – логический нуль. Из анализа работы данного триггера следует, что в нем передача информации с входа D на выход Q осуществляется по фронту синхронизирующего импульса, подаваемого на вход С.

Триггеры являются составной частью счетчиков электрических импульсов. D-триггер с динамическим управлением легко превратить в счетный триггер. С этой целью необходимо инверсный выход триггера соединить с информационным входом D, а импульсы подавать на синхронизирующий вход. Схема такого соединения приведена на рисунке 1.46,в.

Находят применение двухтактные RS-триггеры (рис. 1.47,а). На рисунке 1.47,б приведена схема счетного триггера, построенного на основе двухтактного RS-триггера. Двухтактный RS-триггер состоит из двух триггеров: главного и вспомогательного. Иногда главный триггер называют ведущим, а вспомогательный ведомым. По окончании синхронизирующего (тактового) импульса вспомогательный триггер переписывает информацию с выхода главного триггера. Используя двухтактные RS-триггеры, можно построить JK-триггер. В JK-триггере устранена неопределенность, возникающая в RS-триггере при одновременном снятии активных логических сигналов с входов R и S.

Функциональная схема JK-триггера, построенного с использованием  двухтактных (двухступенчатых) RS-триггеров, приведена на рисунке 1. 48,а, а его условное обозначение на принципиальных схемах – на рисунке 1.48,б.

В условных обозначениях триггеров, построенных с использованием двухтактного синхронного RS-триггера, ставят две буквы Т. Если входы J и K данного триггера соединить вместе и подать на них сигнал логической единицы, а импульсы подавать на вход С, то получим счетный триггер.

 Широкое распространение получили JK-триггеры, построенные с использованием синхронных RS-триггеров с динамическим управлением. На рисунке 1.49,а приведена функциональная схема JK-триггера, переключающегося по спаду синхронизирующего импульса, а условное обозначение этого триггера на принципиальных схемах приведено на рисунке 1.49,б. Элементы DD1.1, DD1.2 образуют асинхронный RS-триггер.

Функциональная схема JK-триггера, переключающегося по фронту синхронизирующего импульса, показана на рисунке 1.50,а, а условное обозначение приведено на рисунке 1.50,б. При С=0 на выходах элементов DD2. 1 и DD2.2 логические единицы и состояние RS–триггера DD3 не изменяется. Если на инверсных входах J и K логические единицы, то переключение сигнала  на входе С с логического нуля на логическую единицу не изменит состояние на выходе JK–триггера.

На рисунке 1.50,в приведена схема использования JK-триггера в качестве счетного. На входы J и K подаются логические нули, а импульсы подаются на вход С. Вход С в данном случае является счетным входом Т. Частота импульсов на выходе данного счетчика в два раза меньше частоты импульсов на входе. Скважность импульсов на выходе счетчика равна двум независимо от скважности импульсов на входе счетчика.

Напомним, что триггеры относятся к цифровым автоматам. Цифровые автоматы состоят из комбинационных схем. Триггеры входят в состав счетчиков электрических импульсов, регистров, запоминающих устройств. Один из универсальных сдвиговых регистров рассмотрен в главе 2. Перейдем к рассмотрению счетчиков и запоминающих устройств.

Лекции стр15.»Цифровая схемотехника»

Снабжен только 2-мя информационными входами – R-сброса, S – установки.
Может быть реализован на логическом элементе «И-НЕ» либо на «ИЛИ-НЕ», обладает прямыми, либо инверсными входами.
УГО:

*- запрещенная комбинация входных сигналов.
Подача активного сигнала на один из входов приводит к «перебросу» триггера в соответствующее состояние.
Пассивные логические уровни на входах не изменяют состояние триггеров
Подача 2х активных логических уровней недопустима.
Математическое выражение можно получить по карте Карно.
Триггер с прямыми входами:
Qn+1=S+QR
Для триггера с инверсными входами:
Qn+1=S+QnR

Синхронный RS-триггер

   Получается на базе асинхронного RS-триггера при введении дополнительной логической схемы, который формирует на его входах активные логические уровни только при наличии дополнительного сигнала синхронизации для прямых входов.
   Пример: Пусть информационные входы R и S и вход синхронизации – прямые
Таблица истинности

Строим карты Карно (Вейча)

Из анализа полученного выражения можно сделать следующие выводы:
-данная ФАЛ имеет 2 слагаемых;
— 1-ое слагаемое – есть логическое произведение активного логического уровня сигнала синхронизации на ФАЛ, описывающую работу асинхронного триггера.
— 2-ое слагаемое – есть логическое произведение пассивного логического уровня сигнала синхронизации на предыдущее состояние триггрера.
   Аналогичную структуру имеют ФАЛ для всех синхронных триггеров. По формуле (см.выше) можно составить структурные схемы с прямыми и инверсными входами:

Синхронные RS триггеры могут быть дополнены асинхронными установочными входами, сигналы которые подаются непосредственно на элемент памяти, обладают более высокими приоритетом, чем на синхронных входах сигналы.

при с=0  асинхронный RS- триггер
при с=1 синхронный RS — триггер

Вернутся к содержанию…

RS-триггеры

RS-триггер — ϶ᴛᴏ триггер с раздельной установкой состояний логического нуля и единицы (с раздельным запуском). Он имеет два информационных входа S и R. По входу S триггер устанавливается в состояние Q = 1 (= 0), а по входу R – в состояние Q = 0 (= 1).

Асинхронные RS-триггеры. Οʜᴎ являются наиболее простыми триггерами. В качестве самостоятельного устройства применяются редко, но являются основой для построения более сложных триггеров. Учитывая зависимость отлогической структуры различают RS-триггеры с прямыми и инверсными входами. Их схемы и условные обозначения приведены на рис. 69. Триггеры такого типа построены на двух логических элементах: 2 ИЛИ-НЕ – триггер с прямыми входами (рис. 69, а), 2 И-НЕ – триггер с инверсными входами (рис. 69, б). Выход каждого из логических элементов подключен к одному из входов другого элемента͵ что обеспечивает триггеру два устойчивых состояния.

Рис. 69. Асинхронные RS-триггеры: а – RS-триггер на логических элементах ИЛИ-НЕ и условное обозначение; б – RS-триггер на логических элементах И-НЕ и условное обозначение

Состояния триггеров под воздействием определœенной комбинации входных сигналов приведены в таблицах функционирования (состояний) (табл. 3).

В таблицах обозначены уровни, которые были на выходах триггера до подачи на его входы так называемых активных уровней. Активным называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала (независимо от логических уровней, действующих на остальных входах).

Таблица 3. Состояния триггеров

Для элементов ИЛИ-НЕ за активный уровень принимают высокий уровень – 1, а для элементов И-НЕ – низкий уровень – 0. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента͵ называют пассивными. Уровни обозначают логические уровни на выходах триггера после подачи информации на его входы. Для триггера с прямыми входами при подаче на вход комбинации сигналов S = l, R = 0 на выходе получим . Такой режим называют режимом записи логической единицы.

В случае если со входа S снять единичный сигнал, т. е. установить на входе S нулевой сигнал, то состояние триггера не изменится. Режим S = 0, R = 0 называют режимом хранения информации, так как информация на выходе остается неизменной.

При подаче входных сигналов S = 0, R = 1 произойдет переключение триггера, а на выходе будет . Такой режим называют режимом записи логического нуля (режим сброса). При S = R = 1 состояние триггера будет неопределœенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы , а после окончания их действия триггер может равновероятно принять любое из двух устойчивых состояний. По этой причине такая комбинация S = R = 1 является запрещенной.

Для триггера с инверсными входами режим записи логической единицы реализуется при = 0, = 1,режим записи логического нуля – при =1, =0. При ==1обеспечивается хранение информации. Комбинация входных сигналов == 0 является запрещенной.

Синхронные RS-триггеры. Триггерные ячейки — ϶ᴛᴏ основа делителœей частоты, счетчиков и регистров. В этих устройствах записанную ранее информацию по специальному сигналу, называемому тактовым, следует передать на выход и переписать в следующую ячейку. Для осуществления такого режима в RS-триггер крайне важно ввести дополнительный вход С, который должна быть статическим или динамическим, т. е. получим синхронный RS-триггер.

Схема синхронного RS-триггера на логических элементах И-НЕ со статическим управлением записью (вход С – статический) и его условное обозначение приведены на рис. 70, а. Элементы DD1.1 и DD1.2 образуют схему управления, а элементы DD1.3 и DD1.4 – асинхронный RS-триггер. Иногда такой триггер называют RST-триггером (если вход С считать тактовым входом Т).

Рис. 70. Синхронные RS-триггеры: а – синхронный RS -триггер на элементах И-НЕ и условное обозначение; б – синхронный RS -триггер на элементах ИЛИ-НЕ и условное обозначение

Триггер имеет прямые статические входы, в связи с этим управляющим сигналом является уровень логической единицы.

В случае если на вход С подать сигнал логической единицы С = 1, то работа триггера аналогична работе простейшего асинхронного RS-триггера. При С = 0 входы S и R не оказывают влияние на состояние триггера. Комбинация сигналов S = R = С = 1 является запрещенной. Табл. 4 отражает состояния такого триггера.

Таблица 4. Состояния триггераТаблица 5. Состояния триггера

..

Синхронный RS-триггер, выполненный на элементах ИЛИ-НЕ, будет иметь инверсные статические входы (рис. 70, б). Его функционирование будет определяться таблицей состояний при С = 0(табл. 5). Запрещенной комбинацией входных сигналов будет комбинация S = R = С =0. Синхронный .RS-триггер с динамическим управлением записью функционирует согласно сигналам, которые были на информационных входах S и R к моменту появления перепада на входе С. Схема такого триггера, его условное обозначение даны на рис. 71.

Рис 71. Синхронный RS-триггер с динамическим управлением на логических элементах И-НЕ и условное обозначение

Элементы DD1.1…DD1.4 образуют схему управления, a DD1.5 и DD1.6 – асинхронный RS-триггер, выполняющий роль элемента памяти. У данного триггера входы S и R инверсные статические (управляющий сигнал – уровень логического нуля), вход С – прямой динамический. Новое состояние триггера устанавливается положительным перепадом напряжения (от уровня логического нуля до уровня логической единицы) на входе С в соответствии с сигналами на информационных входах S и R. Функционирование триггера при некоторых комбинациях входных сигналов можно проследить с помощью таблицы состояний (табл. 6).

Таблица 6. Состояния синхронного RS-триггера

Часто крайне важно использовать триггер для делœения частоты последовательности импульсов на два, ᴛ.ᴇ. производить переключение триггера в новое состояние каждым входным импульсом (фронтом или спадом). Такой триггер называют счетным или Т-триггером (триггер со счетным входом) (рис.72). Он имеет один управляющий вход Т. Триггер такого типа должна быть создан на базе синхронного RS-триггера, в случае если прямой выход Q соединить со входом R, а инверсный выход соединить со входом S.На вход синхронизации С подать входную последовательность импульсов (ᴛ.ᴇ. это будет Т-вход).

Рис. 72. Т-триггер, его обозначение и временные диаграммы

3.5.2. D – триггеры

D-триггером принято называть триггер с одним информационным входом, работающий так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т. е. . Основное назначение D-триггеров – задержка сигнала, поданного на вход D. Он имеет информационный вход D (вход данных) и вход синхронизации С. Вход синхронизации С должна быть статическим (потенциальным) и динамическим. У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала С = 1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. В случае если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, в случае если от нее (инверсный динамический вход) – по срезу импульса. В таком триггере информация на выходе должна быть задержана на один такт по отно­шению к входной информации.

D-триггеры бывают построены по различным схемам. На рис. 73, а показана схема одноступенчатого D-триггера на элементах И-НЕ и его условное обозначение. Триггер имеет прямые статические входы (управляющий сигнал –уровень логической единицы). На элементах DD1.1 и DD1.2 выполнена схема управления, а на элементах DD1. 3 и DD1.4 асинхронный RS-триггер.

В случае если уровень сигнала на входе С = 0, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе D. При этом на входы асинхронного RS-триггера с инверсными входами (DD1.3 и DD1.4)поступают пассивные уровни ==1.

При подаче на вход синхронизации уровня С = 1 информация на прямом выходе будет повторять информацию, подаваемую на вход D. Следовательно, при С = 0,а при C=1 ,временные диаграммы, поясняющие работу D-триггера, приведены на рис. 73, б.

D-триггер возможно получить из синхронного RS-триггера, в случае если ввести дополнительный инвертор DD1.1 между входами S и R (рис. 73, в). В таком триггере состояние неопределœенности для входов S и R исключается, так как инвертор DD1.1 формирует на входе R сигнал S. Временные диаграммы записи в D-триггер напряжений высокого и низкого входных уровней и их считывание приведены на рис. 73, ᴦ. Обязательным условием правильной работы D-триггера является наличие защитного временного интервала после прихода импульса на вход D перед тактовым импульсом (вход С). Этот интервал времени t_n+1– t_nзависит от справочных данных на D-триггер.

Puc. 73. Синхронный D-триггер: а – схема D-триггера на элементах И-НЕ и условное обозначение; б – временные диаграммы; в –преобразование синхронного RS-триггера в синхронный D-триггер; г – временные диаграммы записи и считывания

Комбинированные D-триггеры имеют дополнительные входы асинхронной установки логических 0 и 1 – входы S и R. Схема и условное обозначение одного такого триггера представлены на рис. 74. Триггер собран на шести элементах И-НЕ по схеме трех RS-триггеров. Входы S и R служат для первоначальной установки триггера в определœенное состояние. В случае если С = D = 0, установить S = 0, a R = 1, то элементы DD1.1…DD1.5 будут закрыты, а элемент DD1.6 будет открыт, т. е. Q=l, Q=0. При снятии нулевого сигнала со входа S, откроется элемент DD1.1, состояние остальных элементов не изменится. При подаче единичного сигнала на вход С на всœех входах элемента DD1.3 будут действовать единичные сигналы и он откроется, а элемент DD1.6 закроется: Q = 1. Теперь на всœех входах элемента DD1.5 действуют единичные сигналы и он будет открыт: Q = 0. Следовательно, после переключения триггера сигнал на выходе Q стал равным сигналу на входе D до переключения: = 0. После снятия единичного сигнала со входа С состояние триггера не изменится.

Рис. 74. Комбинированный D-триггер и его условное обозначение

3.5.3. JK – триггеры

JK-триггеры подразделяются на универсальные и комбинированные. Универсальный JK-триггер имеет два информационных входа J и К. По входу J триггер устанавливается, в состояние Q = l, = 0, а по входу К – в состояние Q = 0, =1.

JK-триггер отличается от RS-триггера прежде всœего тем, что в нем устранена неопределœенность, которая возникает в RS-триггере при определœенной комбинации входных сигналов.

Универсальность JK-триггера состоит в том, что он может выполнять функции RS-, Т-и D-триггеров.

Комбинированный JK-триггер отличается от универсального наличием дополнительных асинхронных входов S и R для предварительной установки триггера в определœенное состояние (логической 1 или 0).

Простейший JK-триггер можно получить из синхронного RS-триггера, в случае если ввести дополнительные обратные связи с выходов триггера на входы, которые позволяют устранить неопределœенность в таблице состояний (рис. 75, а). В случае если входы J, К и С объединить, то получим T-триггер, который переключается каждым входным импульсом (рис. 75,б).

На рис. 75, в приведено условное обозначение JK-триггера и таблица состояний. При входных сигналах J =K = 0 состояние триггера не изменяется, так как напряжение низкого уровня на одном входе элемента И-НЕ отменяет прохождение сигналов от других его входов и удерживает выходной сигнал на высоком уровне. В случае если на входы J и К подать взаимно противоположные уровни, то при подаче перепада напряжения на вход С выходы JK-триггера устанавливаются в такие же состояния. При подаче на входы J и К одновременно напряжений высокого уровня триггер переключается в состояние, противоположное предыдущему, в случае если на вход синхронизации С подать перепад напряжения. Управление полным тактовым импульсом, подаваемым на вход С, применяется для двухступенчатых триггеров (рис. 75, г). Такой триггер тоже имеет обратные связи с выходов на входы, исключающие неопределœенное состояние триггера.

Из JК-триггера можно получить D-триггер, в случае если вход К соединить со входом J через дополнительный инвертор (рис. 75, д).

Рис. 75.JK-триггеры:

а — преобразование синхронного RS-триггера в JK-триггер; б— преобразование простейшего JК-триггера в T-триггер; в — условное обозначение JK-триггера и его таблица состояний; г-двухступенчатый JK-триггер; д — преобразование JK-триггера в D-триггер

RS – Триггер

1.14.1.                    RS – Триггер.

RS — Триггер имеет два входа S и R, основной и инверсный выходы. Состояние триггера определяется по сигналу на основном входе. Вход S называется входом установки, а вход R входом сброса. При подаче управляющего сигнала на вход S на основном входе устанавливается логическая единица или эта единица подтверждается, если она там была. При подаче управляющего сигнала на вход R на основном входе появляется логический ноль, как говорят, триггер сбрасывается. Если триггер был уже сброшен , то сброс подтверждается. Подача управляющих сигналов одновременно на входы S и R запрещена. В отсутствии управляющих сигналов состояние триггера измениться не может, триггер находится в режиме хранения информации. В зависимости от типа логических элементов, на которых собран триггер, управляющими сигналами могут быть, как нули, так и единицы. На рис.1.14.1 показана таблица функционирования   RS – триггера.  

   В таблица Q^t это значение выходного сигнала к моменту подачи управляющих сигналов S^t и R^t , или его исходное состояние. Q^t+1 – новое состояние триггера  после подачи управляющих сигналов, которыми являются   логические единицы.

                                                            Рис 1. 14.1

На рис 1.14.1 показана процедура минимизации функции Q^t+1 с использованием карты Карно, полученная формула описывает работу RS триггера, но схемы триггеров строят после преобразования этой формулы, заменяя операцию умножения на сложение или сложение заменяют умножением. После замены умножения на сложение по 16-й теореме Булевой алгебры можно получить следующую формулу .

Если заменить сложение на умножение, то получим . Схемы триггеров, построенные по этим формулам показаны на рис 1.14.2. Первая  из схем построена на элементах ИЛИ-НЕ, этот триггер управляется логическими единицами. Таблица его функционирования приведена на рис. 1.14.1. Схема триггера построена по второй формуле  на элемента И-НЕ самая распространенная ,  этот триггер управляется логическими нулями, т.е. имеет инверсные входы. Таблица его функционирования показана на рис 1.14.2.

                                        Рис. 1.14.2

                                                               Рис.1.43.3

          RS – триггер может быть синхронным. В этом случае кроме двух информационных входов S и R  триггер имеет еще вход синхронизации. Сигналы на входах S и R лишь подготавливают триггер к нужному переключению, а само переключение происходит только в момент подачи синхронизирующего импульса. Схема такого триггера показана на рис 1.14.4. Синхронизация организуется с помощью двух дополнительных элементов И-НЕ D1 и D2. Элементы  D3 и D4 образуют несинхронный (асинхронный) RS – триггер с инверсными входами.

            При отсутствии сигнала синхронизации ( С = 0 ) на входах асинхронного RS – триггера устанавливаются две единицы, что обеспечивает в нем хранение информации. При подаче синхронизирующего сигнала ( С = 0 ) триггер переключается соответственно поданной информации на входы S и R.

                                               Рис. 1.14.4

1. D – триггер.

Рис 1.14.5

1. Т – триггер

Несинхронный Т – триггер имеет один вход Т, основной и инверсный выходы. Входной импульс переключает триггер в противоположное состояние. Структурная формула, описывающая работу Т- триггера имеет следующий вид:. У синхронного Т – триггер а есть еще вход синхронизации. Этот триггер переключается сигналом на входе Т в противоположное состояние только при наличии логической единицы на входе синхронизации С. Т –триггер называют «счетным» триггером, т.к. делит частоту следования управляющих импульсов в два раза, или, как говорят, «пересчитывает» их вдвое.

      На рис 1.14.6 показана схема Т – триггера с элементами задержки. Основным признаком Т – триггера является подача на информационные входы синхронного RS триггера входящего в состав Т – триггера, информации с выходов этого же триггера.

                                   Рис 1.14.6

         Если триггер перед подачей очередного входного импульса был сброшен, то логическая  единица с его инверсного входа поступает на информационный вход  S синхронного RS – триггера (верхний вход элемента D₁) и поэтому триггер переключается в состояние «единица». При единичном исходном состоянии единица с основного выхода поступает на вход сброса синхронного RS – триггера и триггер сбрасывается в «0», т.е. опять переключается в противоположное состояние.

                                               Рис 1.14.7

            Двухступенчатый Т – триггер состоит из двух синхронных RS – триггеров и инвертора. При подаче первого перепада из 0 в1 входного импульса переключается в противоположное состояние  только первая ступень всего триггера ( первый RS – триггер на элементах D₁,D₂,D₃). Вторая ступень не меняет своего состояния, т.к. логическая единица со входа триггера через инвертор D₇ поступает на элементы D₄ и D₅ и обеспечивает на инверсных входах RS –триггера D₆ две единицы и, следовательно, хранение информации на выходе Т – триггера. При окончании входного импульса логический ноль на входе сохраняет состояние первой ступени триггера, но меняется на противоположное второй ступени, т.е. всего Т – триггера.  Такое управление триггером, когда переключение происходит только под действием импульса, т.е. под действием двух перепадов напряжения называется динамическим управлением. На рис 1.14.7 показаны условные обозначения двух типов Т – триггеров с динамическим входом. Верхний триггер имеет динамический инверсный вход. Это означает, что триггер переключается перепадом из 1 в 0. Рассмотренный триггер имеет такой вход. Другой триггер имеет прямой динамический вход, это означает, что он переключается  перепадом из 0 в 1, а перепадом  из 1 в 0 переключается только первая ступень триггера.

            Т – триггер может быть построен на D – триггере. Если в структурной формуле D – триггера приравнять D к  то получим . Полученная формула совпадает с формой Т – триггера. Вход С D – триггера играет роль входа Т  Т – триггера. Следовательно для получения Т – триггера на основе D – триггера достаточно соединить вход D с инверсным выходом, а вход синхронизации С использовать как вход Т – триггера.

            1.14.4     Универсальный JK –триггер.

       Несинхронный JK – триггер имеет два входа J и K, основной и инверсные входы. Вход J аналогичен входу S RS – триггера. По этому входу триггер устанавливается в состояние «1». По входу K  триггер сбрасывается в «0», как и RS – триггер по входу R. Отличие от  RS – триггера состоит в том, что этот триггер не имеет запрещенных комбинаций сигналов на входах, а при подаче управляющих сигналов одновременно на оба входа триггер переключается в противоположное состояние. Синхронный JK – триггер имеет еще один вход С –  вход синхронизации и переключается только при подаче импульса на этот вход.

            Структурная формула, описывающая работу несинхронного JK – триггера имеет следующий вид: . JK – триггер называют универсальным, т.к. из него можно сделать любой тип триггера. RS – триггер получается из JK – триггера, когда входы JK используются, как входы S и R соответственно, а запрещенная комбинация не подается.

            Если в формуле несинхронного JK – триггера J назвать входом D, а на вход K подать , то получим: , что соответствует несинхронному D – триггеру, но т.к. несинхронный D – триггер смысла не имеет, то для получения синхронного D – триггера нужно использовать синхронный JK – триггер. Для получения T – триггера достаточно объединить входы J и K и назвать этот вход входом Т по которому триггер будет переключаться в противоположное состояние, как это должен делать Т – триггер. На рис 1.14.8  показано условные  обозначения JK – триггеров и выполнение на основе JK – триггеров другие типы триггеров.

                синхр.                                                                                                 D – триггер

                                               Рис 1.14.8

1. Регистры.

Регистром называют последовательное устройство предназначенное для хранения небольшого объёма цифровой информации (числа). Один из типов регистров, последовательный регистр, позволяет производить над этим числом арифметические операции умножения и деления.

            Процедура ввода числа в регистр называется записью. Процедура вывода числа называется считыванием. По способу записи и считывания различают следующие типы регистр: 1. Параллельный регистр, в котором  и запись и считывание производят в параллельном коде, т.е. во все разряды одновременно записывается число и одновременно со всех разрядов считывается. 2. Последовательный регистр, в котором и запись и считывание производятся в последовательном коде, т.е. последовательно разряд за разрядом. 3. Параллельно – последовательный регистр, в котором запись производится в параллельном коде, а считывание в последовательном. 4. Последовательно – параллельный, в котором запись производится в последовательном коде, а считывание в параллельном.

            Рассмотрим примеры построения схем перечисленных типов регистров.

1.

Рис 1.14.9

            Информация (число) записывается во все разряды регистра, во все D – триггеры одновременно, т.е. параллельным кодом. В приведенной на рисунке схеме считывание выполняется с использованием элементов И – НЕ, часть из которых превращается в инверторы путем объединения двух входов. При отсутствии сигнала считывания, которым является логическая единица, т.е. при нуле на входе считывания, на всех выходах установятся логические нули. При единице на входе «счит.» число на выходах будет равно числу, записанному в триггерах.

         2.   Последовательный регистр.

     последовательный регистр строится на D – триггерах путем соединения выхода каждого триггера со входом «D» следующего. Для записи и считывания одновременно на входы синхронизации всех триггеров подаются тактовые импульсы «ТИ» рис 1.14.10

  Рис 1.14.10

            Первым тактовым импульсом первая единица старшего разряда числа 101 записывается в первый триггер. Вторым тактовым импульсом в первый триггер записывается значение следующего разряда (в нашем примере 0), а во второй триггер записывается единица, которая была перед приходом второго тактового импульса на выходе первого триггера.

            Таким образом каждый тактовым импульсом в регистре происходит сдвиг числа на один разряд. Трехразрядное  число будет полностью записано в регистр после третьего тактового импульса. При этом на выходе регистра можно просчитать значения разряда, который был записан первым. Для считывания значений следующих двух разрядов нужно подать ещё два тактового импульса. В двоичной системе счисления при сдвиге числа на один разряд в сторону старших разрядов происходит увеличения числа в два раза. При сдвиге числа в сторону младших разрядов число записывается в регистр уменьшается в два раза. Таким образом сдвигающий регистр можно использовать для умножения или деления числа на 2ⁿ , где n – количество сдвигов равное количеству под тактовых импульсов.

         3.  Параллельно – последовательный регистр.

                                               Рис 1.14.11

            В приведенной схеме JK – триггеры дважды превращены в D – триггеры. Одно превращение осуществлено для  организации записи с использованием вспомогательных инверсных входов  S  и  R  и,  добавлением  двух  элементов  И –НЕ. Этот способ построения триггера показан на рис 1.14.5. Запись числа в регистр в параллельном коде происходит при подаче числа на входы х₁, х₂, х₃ и сигнала «1» на вход «зап». Для  считывания информации из регистр в последовательном коде JK – триггеры второй раз превращены в D – триггеры у которых выходы каждого триггера соединены со входом D следующего, как это делается в последовательном регистре. Во втором случае JK – триггеры превращены в D – триггеры способом показанном на рис 1.14.8, но вместо дополнительного инвертора используется инверсный выход предыдущего триггера. Исключение составляет первый триггер, у которого входы J и K объединены и соединены с основным входом этого же триггера. Благодаря такой схеме после подачи импульсов считывания первый триггер оказывается в состоянии «0».

4. Последовательно – параллельный регистр.

    Для построения последовательно – параллельного регистра достаточно в последовательном регистре организовать параллельное считывание используя дополнительные элементы И – НЕ, как это показано на рис 1.14.12.

            При  подаче сигнала «1» на вход «счит» значение разрядов числа с инверсных  выходов  триггеров  поступают  на выходы У₁, У₂, У₃ через элементы И – НЕ.

1. Счетчики  импульсов.

       Счетчиком называется устройство, предназначенное для подсчета числа импульсов, поступающих на его вход, и фиксации этого числа в виде кода, хранящегося в триггерах. Счетчик относится к последовательным логическим устройствам. Число разрядов счетчика определяется наибольшим числом подсчитываемых импульсов. В счетчиках имеется один вход и n выходов по числу разрядов. Для установки начального состояния счетчика (сброс в ноль) обычно предусматривается вход сброса.

         По назначению счетчики могут быть суммирующими, вычитающими и реверсивными.

         Суммирующие счетчики производят сложение чисел поступающих на вход импульсов с тем числом, которое хранилось в нем.

         Вычитающие счетчики производят вычитание числа поступающего импульса  из начального числа, записанного в нем заранее.

         Реверсивные счетчики могут производить как сложение, так и вычитание поступающих на вход импульсов   в зависимости от управляющих сигналов, меняющих режим работы счетчика.

          По способу переноса сигнала в старший разряд счетчики могут быть с последовательным, параллельным и сквозным переносом.

          Счетчики отличаются друг от друга кодом, в котором они работают. Код всегда бывает двоичным, но может иметь различные веса разрядов, например вес 8421 или 5211 и т.п., двоично-десятичным, когда значение каждого разряда десятичного числа кодируется двоичным кодом.

            Счетчики бывают синхронными, когда счетные импульсы подаются счетные входы всех триггеров, и асинхронными, когда сигнал на счетный вход какого-либо триггера подается с выхода одного из триггеров младших разрядов.

            Счетчики строятся на Т – триггерах или на универсальных JK – триггерах.

            Максимальное число, которое может быть записано в  счетчике, равно числу его состояний и называется модулем счета К_сч . Счетчик , не имеющий дополнительных связей , имеет модуль счета К_сч = 2ⁿ .  Счетчики, имеющие модуль счета 2ⁿ , называются двоичными. Если К_сч ¹ 2ⁿ, то счетчик называется не двоичным. Одним из недвоичных является двоично-десятичный счетчик.

1. Суммирующий  двоичный асинхронный счетчик с последовательным переносом.

                                                                       Рис. 1.14.13

Поскольку триггеры имеют инверсный динамический вход, то каждый последующий триггер будет переключаться при сбросе в «0» предыдущего триггера. Важным параметром счетчика является его максимальное время установления кода, т.е. время, необходимое для установления кода после подачи счетного импульса. В схемах счетчиков с последовательным переносом максимальное время установления  Т_уст определяется суммой времени задержки переключения всех триггеров. Время установления Т_уст определяет быстродействие счетчика. Счетчики с последовательным переносом обладают сравнительно плохим быстродействием.

           2.    Суммирующий двоичный счетчик с последовательным переносом.

         Наличие сигнала переноса в старший разряд определяется выражениями:

                                   P₁₂ = Q₁×C₁;    P₂₃ = Q₁×Q₂×C;     P₃₄ = Q₁×Q₂×Q₃×C,

, где Р₁₂ – сигнал переноса из первого разряда во второй; Р₂₃ – сигнал переноса из второго разряда  в третий и т.п.

            Для любого разряда P_n(n+1) = Q₁×Q₂×Q₃, …, Q_n×C .  В схеме счетчика  с параллельным переносом сигналы переноса в каждый разряд формируются согласно приведенным формулам.

            Схема счетчика с параллельным переносом показана на рис 1.1.4.14.

                                                           Рис. 1.14.14

      Время установления кода при параллельной организации переноса определяется задержкой переключения одного триггера и временем задержки срабатывания схем И и существенно меньше, чем при последовательном переносе.

      Недостатком параллельного переноса является то, что при большом числе разрядов требуются схемы И с большим числом входов.

   2.        Суммирующий счетчик со сквозным переносом.

4. Реверсивный счётчик.

            Связи между триггерами реверсивного счётчика соответствуют как суммирующему, так и вычитающему счётчику, но работает только одна из связей, которая определяется командой «Реверс» и подается на элемент И–НЕ, включенные в цепи передачи сигнала переноса. Схема реверсивного счётчика показана на Рис 1.14.16.

                        Пример синтеза двоично-десятичного счетчика.    

            Пусть требуется синтезировать асинхронный счетчик, работающий в коде 5-2-1-1. В соответствии с заданным кодом заполняем левую часть табл. 1 функционирования счётчика  (столбцы Q₄, Q₃, Q₂, Q₁, n).

Таблица 1

            В таблице n – номер состояния счетчика, меняющийся на единицу при подаче каждого счетного импульса; Q₁, Q₂, Q₃ и Q₄ – логические переменные на выходе четырех триггеров, первый триггер с выходом Q₁ соответствует первому младшему разряду; J и K – значения соответствующих сигналов на соответствующих входах  JK – триггеров.

            Каждый из универсальных триггеров может переключаться при подаче на вход С положительного («одиночного») импульса либо при подаче сигнала на вход С с выхода другого триггера. При этом переключение последующего триггера происходит тогда, когда предыдущий переключается из «1» в «0». Учитывая это, находим необходимое место подключения входов С всех четырех триггеров. Первый триггер должен переключаться при подаче первого, пятого и нулевого (десятого) импульса. Ни один из последующих триггеров не может обеспечить всех трех переключений. Поэтому на вход С первого триггер нужно подавать счетные импульсы. Они обеспечивают максимальную частоту переключений, а выборка нужных моментов переключения обеспечивается подачей сигналов на вход J и K .

            На вход с второго триггера также нужно подать счетные импульсы, так как выходные сигналы ни одного из триггеров не обеспечат его переключения в нужный момент.

            Вход С третьего триггера нужно соединить с выходом второго, так как его переключение при подаче третьего, пятого, восьмого триггера в эти моменты времени из «1» в «0».

            По тем же соображениям выход третьего триггера нужно соединить со входом четвертого. Для определения сигналов на входах  J и K заполняют правую часть табл. 1, используя таблицу функционирования JK – триггера (табл. 2). Почерк в  таблице показывает, что значение сигнала в данном виде не вызывает изменения или сохранения состояния триггера. Например, для переключения первого триггера из «0»  в «1» при подаче первого счетного импульса требуется, чтобы J₁ = 1 в позиции n = 0,а значения K₁ может быть любым, что означает прочерк. Если при очередном такте работы на какой – либо триггер сигнал переноса не подается, т.е. триггер, с которого он может прийти, не сбрасывается в «0», то в соответствующих клетках J и K можно ставить прочерки, так как при любых значениях J и K триггер не переключается. Таким способом заполняется

            Таблица 2

                                                           Перенесем теперь данные правой части табл. 1  на диаграммы Вейча. В табл. 3 приведена диаграмма Вейча для четырех логических переменных. Принимаем за логические переменные значения сигналов на выходах триггеров и заполним восемь диаграмм Вейча (табл. 4), по которым определим сигналы на входах J и K четырех триггеров. При заполнении диаграмм единицы, нули или прочерк ставятся в тех клетках, в которых находятся соответствующие комбинации выходных переменных Q.

Таблица 4

            J₁

            В клетках, в которых функция не определена или её значение не играет роли (т.е. ставится прочерк), можно помещать любые значения переменных, чтобы объединить контуром наибольшее количество клеток. Так, в табл. 4 для J₁ во всех клетках можно поставить единицы и объединить одним контуром. Это означает, что J₁ = 1.из всех других диаграмм следует, что K₁ = Q₂Q₃ ,  J₂ =Q₁ ,   K₂ = 1, J₃ = 1, K₃ =1, J₄ =1, K₄ = 1. Следовательно, на входы J₁, K₂, J₃, K₃, J₄, K₄ надо подать единицы, на вход K₁ – конъюнкцию сигналов с прямых выходов второго и третьего триггеров, а вход J₂ соединить с прямым выходом первого триггера. Если какой либо вход не куда не подключен, это эквивалентно подаче на этот вход единицы. Таким образом, счетчик синтезирован. Его схема показана на рис. 1.14.17.

Рис 1.14.17

            Синтез синхронных счетчиков производится аналогично, но счетные импульсы подаются на входы С всех триггеров, поэтому при подаче каждого счетного импульса  в каждом триггере нужно обеспечивать нужные значения J и K.

Изучение различных схем RS-триггеров и их функционирования

Лабораторная работа 3.1. R– Sтриггер

Цель работы

Изучение различных схем RS-триггеров и их функционирования, приобретение навыков в определении характеристик триггеров.

Основные теоретические положения

Триггер (защелка) представляет собой устройство с двумя устойчивыми состояниями. Таблицы истинности RS-триггера и его разновидностей представлены в табл. 1. Файлы для моделирования RS-триггеров расположены в папке Lab_3_1\Модели.

Таблица истинности RS-триггеров                                                          Таблица 1

По способу записи информации различают триггеры: асинхронные; синхронные.

У асинхронных триггеров запись информации осуществляется с поступлением информационного сигнала на его вход.

Асинхронный RS-триггер имеет два выхода: прямой Q и инверсный Q’ и два входа S(et) установка (Q=1) и R(eset) сброс (Q=0).

Выход триггера переходит в состояние Qn+1 =0, если S =0, R =1. При S =1, R =0 на выходе Qn+1 =1. Когда S =0, R =0 триггер сохраняет прежнее значение Qn. Комбинация сигналов S =1, R =1 запрещена, т.к. на прямом Q и инверсном Q’ выходе устанавливаются одинаковые значения, которые при переходе в режим хранения не сохраняются.

На рисунках 1, 2 изображены асинхронные RS-триггеры и их таблицы истинности.

Рис. 1 Схема RS-триггера на элементах 2ИЛИ-НЕ

В синхронных триггерах, имеющих информационные и тактовые входы,  запись осуществляется  только при подаче разрешающего тактового импульса.

Рис. 2 Схема RS-триггера на элементах 2И-НЕ

Триггеры в виде логических компонентов расположены в поле элементов Digital(рис. 3).

Использование генератора слов позволяет проанализировать работу RS—триггера на всех наборах переменных.

Рис. 3 RS-триггер из поля элементов Digital

 На рис. 4 изображен RS-триггер на реле, как вариант его реализации.

1 Приоритетные триггеры

Триггеры, у которых одни входы имеют преимущество над другими в установлении сигналов на выходе, называются приоритетными.

Такими устройствами, согласно таблице 1, являются  R, S, E-триггеры. Последняя строка таблицы 1 определяет приоритет соответствующего входа.

Приоритетным триггером является схема, представленная на рисунке 5.

Схема E триггера (рис. 5) устанавливает преимущество входного сигнала R или S, который появился на входе первым с помощью логической операции Импликация. Пришедший первым сигнал (логическая единица) инвертируется и устанавливает запрет на поступление сигнала на второй вход с помощью логической операции умножения.

Рис. 4 Схема RS-триггера на реле

Рис. 5 Схема Е—триггера

2 Синхронные триггеры

Запись информации в триггер (рис. 6) происходит при наличии на входе C=1.

                                                    Рис. 6 Синхронный RS-триггер

Триггер имеет потенциальный вход C. Запись информации происходит при наличии на входе C уровня логической единицы. При этом изменение состояния триггера связано с поступлением сигналов на входы R, S.

Задание 1

Подавая логические сигналы на входы триггеров (рис. 1…6) определить соответствующие логические сигналы на их прямом и инверсном выходе.

Задание 2

Определить наименование триггера (рис. 4), файл L3_RS_05.ewb. В таблице 2 оставить его правильное обозначение, остальные удалить.

Таблица задания 2                                                                              Таблица 2

Задание 3

Определить, какие триггеры, собранные на основе RS-триггера, представлены на рис. 7. Оставить в таблице 3 правильные наименования триггеров, остальные удалить.

Рис. 7 Схемы триггеров

Таблица задания 3                                                            Таблица 3

Выводы

Триггеры являются ячейками памяти, куда заносится информация в двоичном коде, при необходимости информация считывается.

Простейшим является асинхронный RS триггер. На его основе создаются все более сложные триггеры.

Приоритетные триггеры позволяют исключить сбои и ошибки в работе различных устройств. Например, E-триггер исключает зажигание сигналов светофора одинакового цвета для различных направлений движения транспорта и т.д.

Простейшим примером триггера является выключатель освещения.

Персональный сайт — Триггеры

Триггер — это запоминающее устройство, хранящее одно из двух состояний — либо 0 либо 1.

Содержание

RS — триггер

Первым будет рассмотрен RS-триггер. Его условное обозначение приведено на рисунке 1.

Рис. 1. RS-триггер с прямыми информационными входами.

S (SET) — вход установки значения 1. R (RESET) — вход сброса (установки значения 0). Входы прямые — активны при подачи логической единицы, неактивны при подаче логического нуля.

Логика работы RS-триггера:

• S=0 R=0 — режим хранения информации (выходы не меняются, Q(t+1)=Q(t) )
• S=1 R=1 — режим записи единицы ( Q(t+1)=1 )
• S=0 R=1 — режим записи нуля ( Q(t+1)=0 )
• S=1 R=1 — запрещенная комбинация (оба входа активны). Значение Q зависит от реализации триггера (не определено в общем случае). Значение перехода из запрещенного состояния Q(t) в Q(t+1) тоже зависит от реализации.

RS — триггер с инверсными входами (рис. 2) работает аналогично, только входы становятся активны при подаче логического нуля, а неактивны при подаче единицы.

Рис. 2. RS-триггер с инверсными информационными входами.

Классическая реализация RS-триггера

Классической является реализация RS-триггера на элементах «ИЛИ-НЕ» (рис 3.):

Рис. 3. Классическая реализация RS-триггера.

Таблица истинности:

Временные диаграммы RS-триггера

Будем считать, что в триггере записано значение «0», попробуем записать «1» (рис. 4).

Рис. 4. Временные диаграммы RS-триггера.

Если объединить входы R и S триггера, то выход будет определяться тем, какой из элементов сработает раньше («генератор случайных чисел»). Схема и временные диаграммы такого подключения приведены на рисунке 5.

Рис. 5. Использование RS-триггера в качестве генератора случайных чисел.

Рис. 6. Временные диаграммы

Другая реализация RS-триггера

Также RS-триггер можно реализовать на базе элементов «И-НЕ» (рис. 7). Входы у такой реализации — инверсные.

Рис. 7. Реализация RS-триггера на базе элементов «И-НЕ».

Добавляется вход синхронизации С (основное отличие от асинхронных триггеров, описанных выше). Логика работы — активный вход синхронизации разрешает работу триггера. При неактивном входе синхронизации триггер не реагирует на входные значения. То есть:

1. C=0; R,S — любые. Q(t+1)=Q(t)
2. C=1

Схема синхронного RS-триггера

Рис. 8. Схема реализации синхронного RS-триггера.

Основное преимущество данного триггера — у него нет запрещенного состояния.

Рис. 9. Условное обозначение синхронного JK-триггера.

Логика работы:

1. C=1
2. C=0 — режим хранения

Схема JK-триггера

Рис. 10. Схема JK-триггера и временные диаграммы его работы.

Рис. 11. Временные диаграммы.

Считается, что значения на выходе изменяются одновременно. Записать в триггер можно только изменяющееся значение, хранимое в триггере значение — нельзя.

Конкретная реализация синхронного JK-триггера

Рис. 12. Конкретная реализация JK-триггера и временные диаграммы его работы.

Рис. 13. Временные диаграммы.

Если длительность управляющих сигналов больше времени переключения триггера — получаем автоколебательный режим (при наличии двух единиц на входах).

Окончание автоколебательного процесса определяется длительностью сигнала синхронизации и времени установки триггера.

Синхронные триггеры

Информатика Синхронные триггеры

просмотров — 474

Синхронный одноступенчатый RS-триггер отличается от асин­хронного наличием С-входа для синхронизирующих (тактовых) импульсов. Синхронный триггер состоит из асинхронного RS-триг­гера и двух логических элементов на его входе. Рассмотрим работу триггера, построенного на элементах И–НЕ (рис. 3.3, a).

При С = 0 входные логические элементы 1 и 2 блокированы: их состояния не зависят от сигналов на S- и R-входах и соответст­вуют логической 1, т. е. q1 = q2 = 1. Для асинхронного RS-триггера на элементах И–НЕ такая комбинация входных сигналов являет­ся нейтральной, в связи с этим триггер находится в режиме хранения за­писанной информации.

При С = 1 входные логические элементы открыты для восприя­тия информационных сигналов и передачи их на входы асинхронно­го RS-триггера. Τᴀᴋᴎᴍ ᴏϬᴩᴀᴈᴏᴍ, синхронный триггер при наличии разрешающего сигнала на S-входе работает по правилам для асин­хронного триггера.

Временные процессы в триггере при его переключении из нуле­вого состояния в единичное иллюстрируются диаграммами на рис. 3.5, в, на которых обозначено: t1, t2, t3, t4 – задержки пере­ключения соответствующих логических элементов; t’ с, t» с – дли­тельности тактовых импульсов и пауз между ними.

Из диаграмм следует, что минимальный период повторения тактовых им­пульсов равен 4tзд.р,ср, а наибольшая частота F = 1/4tзд.р,ср.

Синхронные RS-триггеры строятся и на логических элементах ИЛИ–НЕ (рис. 3.3), И–ИЛИ–НЕ и их сочетаниях.

Синхронный двухступенчатый RS-триггер состоит из двух синхронных одноступенчатых RS-триггеров (рис. 3.4), управляемых разными фазами тактового сигнала.

Рис. 3.5. Синхронный RS-триггер: а – на логических элементах И–НЕ; б – условное обозначение; в – временные диаграммы;

г – RS-триггер на логических элементах ИЛИ-НЕ; д – условное обозначение RS-триггера

При С = 1 производится запись информации в триггер первой ступени. В это время триггер второй ступени заблокирован нулевым уровнем сигнала и на его С-входе благодаря наличию инвертора, через который тактовый сигнал поступает на вход второй ступени.

При С = 0 первая ступень блокируется, а вторая открывается.

Информация переписывается из первой ступени во вторую и появляется на выходе триггера. Двухступенчатая структура триггера на его условном обозначении отображается двумя буквами Т.

Минимальный период и максимальная частота повторения тактовых импульсов равны:Тс = 7tзд.р.ср; F = 1/Тс.

Другой вариант построения двухступенчатых триггеров с запрещающими связями между основной и вспомогательной ступенями приведен на рис. 3.6,б.

В триггере с запрещающими связями во время действия тактового импульса С = 1 информация записывается в основную ступень. Одновременно с выводом первых логических элементов на вход вспомогательной ступени запрещающие сигналы, блокирующие перезапись информации из основной ступени во вспомогательную.

При С = 0 эта блокировка снимается и информация появляется на выходе второй ступени.

Рис. 3.6. Двухступенчатый RS-триггер: а – с дополнительным инвертором; б – с запрещающими связями

http://www.elec.uq.edu.au/~3e211/pracs/prac2/prac2.htm
Кафедра компьютерных наук и электротехники
Университет Квинсленда
Сент-Люсия Qld 4072 Австралия